专用集成电路设计

章节摘录

　　第一章　税收概述　　第一节　税收的概念和特征　　一、税收的概念　　税收，历史上曾称赋税、租税、捐税等。它是国家为了实现其职能，凭借政治权力，按照预先规定的标准，强制向单位和个人征收实物或货币所形成的特定分配关系。税收不仅是国家取得财政收入的主要手段，而且是国家实行宏观调控的重要经济杠杆。理解税收的本质应注意以下要点。　　（1）税收是国家取得财政收入的一种最重要的形式。国家出现以后，为确保国家行使公共权力，维持国家机器的运转，实现其职能，就必须采用适当而有效的方式取得财政收入，税收便是最可靠、最有效的一种方式。国家的历史也无不证明如此。因此，马克思曾经指出：“国家存在的经济体现就是捐税”。①　　（2）国家征税的依据是政治权力而不是财产权利。税收关系通过法律表现为税收法律关系，属于上层建筑范畴，具有“权力关系”的性质，即税收以国家政治权’力为依据，体现国家意志。　　任何一种收入的分配都必须凭借一定的权力（权利）。例如地租是凭借对土地的所有权取得的收入，利润是凭借对生产资料的占有权而取得的收入，利息是凭借对资金的占有而取得的收人。税收分配也必须基于一定的权力（权利）。税收的本质表现为一种分配活动，这种分配凭借的不是所有者权利即财产权利，而是国家的政治权力。正是由于这一点，国家征税才不受所有者权利的约束，才可以凭借政治权力制定税法，优先对剩余产品进行第一层次的分配。国家凭借政治权力征税是一切国家税收的共性。它是国家的本质属性，无论任何社会制度，这一点始终是同一的。

前言

　　在电子信息技术高度发展的今天，专用集成电路（ASIC）无处不在。可以说，电子信息新技术的应用必定以其专用集成电路的成功设计与应用为前提。大规模专用集成电路的应用大大提高了电子设备和系统的稳定性及可靠性，同时大大减小了体积，降低了功耗和成本。专用集成电路设计与应用已成为电子信息相关企业具备自主知识产权、提高产品竞争力、推动新技术应用的关键。　　本书共10章。第1章介绍了ASIC设计的概念与设计开发流程；第2章第3章介绍了目前ASIC设计中应用最广泛的两种硬件描述语言――VHDL和Verilog HDL语言；第4章介绍了如何将硬件描述语言编写的程序，在一定的工艺环境下综合成逻辑电路的方法；第5章介绍了仿真技术，即验证所做的设计是否正确的方法；第6章介绍了集成电路的测试设计；第7章介绍了如何通过布局布线调整，使所做的设计能在一定的工艺条件下达到原设计要求；第8章介绍了可编程ASIC的设计方法；第9章介绍了数字通信中一些常用电路模块的设计；第10章介绍了两个ASIC设计实例。　　本书由曾烈光主编，并编写了第1章；副主编金德鹏编写了第2章和第3章；王鹏编写了第4章和第5章；张凡编写了第6章；李济世编写了第7章；苏厉编写了第8章和第9章，陈文涛编写了第10章。华中科技大学出版社的同志为本书出版付出了辛勤劳动，在此一并表示感谢。　　限于作者水平和时间仓促，书中难免有错误和不妥之处，敬请读者批评指正。　　作者　　2008年5月

书籍目录

第1章　ASIC设计概述1.1　ASIC概述1.2　ASIC类型1.3　ASIC开发流程1.4　ASIC发展状况1.4.1　制造工艺1.4.2　EDA技术1.4.3　IP技术1.4.4　SoC/NoC1.4.5　信号完整性第2章　VHDL2.1 VHDL概述2.1.1　VHDL的特点2.1.2　用VHDL进行电路设计的主要流程2.2　VHDL的基本模型结构2.2.1　库和程序包2.2.2　实体说明2.2.3　结构体2.3　VHDL的基本语法2.3.1　VHDL的标识符2.3.2　VHDL的常数及信号、变量2.3.3　VHDL的数据类型2.3.4　VHDL的运算操作符2.4　VHDL的基本语句2.4.1　并行语句2.4.2　顺序语句2.5　VHDL子程序2.5.1　VHDL的函数2.5.2　过程2.6　VHDL配置、模拟周期、delta延时及延时表示2.6.1　VHDL配置2.6.2　VHDL的模拟周期、delta延时2.6.3　VHDL的延时表示2.7　VHDL的基本逻辑电路设计2.7.1　组合电路设计2.7.2　时序电路的设计2.7.3　存储器的描述第3章　Verilog HDL3.1　Verilog HDL概述3.2　Verilog HDL基本模型结构3.3　Verilog HDL的标识符及数字表示3.4　Verilog HDL的数据类型3.5　Verilog HDL的操作运算符3.6　Verilog HDL的基本语句3.6.1　赋值语句3.6.2　条件语句3.6.3　case语句3.6.4　循环语句3.6.5　结构体说明语句3.6.6　块语句3.6.7　wait语句3.6.8　任务和函数3.6.9　系统函数与编译向导3.6.10　Verilog HDL中的延时表示3.7　Verilog HDL基本电路单元设计3.7.1　组合电路的设计3.7.2　时序电路的设计第4章　逻辑综合4.1　逻辑综合概述4.1.1　逻辑综合定义及发展4.1.2　逻辑综合的步骤4.2　组合逻辑综合4.2.1　VHDL描述和可综合组合逻辑电路4.2.2　Verilog HDL与可综合组合逻辑电路4.3　时序逻辑综合4.3.1　VHDL与可综合时序逻辑电路4.3.2　Verilog HDL与可综合时序逻辑电路4.4　三态器件的综合4.5　存储器的综合4.5.1　VHDL存储器综合4.5.2　Verilog HDL存储器综合4.6　有限状态机的综合4.6.1　VHDL描述有限状态机4.6.2　Verilog HDL描述有限状态机4.7　逻辑综合的优化4.7.1　优化约束的作用4.7.2　优化策略4.8　代码风格对逻辑综合的影响4.8.1　基本的if和case代码编写4.8.2　对迟到信号的if和case代码编写4.8.3　逻辑功能块的代码编写4.8.4　一般代码编写指导原则4.9　综合工具简介4.9.1　DC的工作步骤4.9.2　自顶向下和自底向上综合4.9.3　DC基本命令介绍第5章　仿真5.1　仿真的类型5.2　逻辑仿真的工作原理5.3　测试平台的建模5.3.1　测试建模归类5.3.2　激励与响应5.3.3　构建测试矢量5.4　逻辑仿真的单元模型5.4.1　基本模型5.4.2　Synopsys模型5.4.3　Verilog HDL和VHDL模型5.4.4　VITAL模型5.5　延时模型5.6　静态时序分析5.6.1　使用静态时序分析的必要性5.6.2　静态时序分析的基本概念5.6.3　静态时序分析工具Prime Time简介5.7　形式验证5.7.1　形式验证的原理5.7.2　Formality介绍5.8　再谈动态仿真5.8.1　加速仿真验证方法介绍5.8.2　根据设计选择仿真形式5.8.3　嵌入式缩短自测试方法第6章　测试6.1　测试概述6.1.1　可测性设计6.1.2　DFT方案选取原则6.2　边界扫描测试6.2.1　原理6.2.2　边界扫描单元6.3　内建自测试6.3.1　原理6.3.2　存储器内建自测试6.4　扫描测试6.4.1　扫描测试原理6.4.2　扫描测试分类6.5　IP core的测试6.5.1　IP core6.5.2　IP core的可测性设计6.5.3　测试访问6.6　生产测试第7章　布局布线7.1　概述7.2　设计流程7.3　ASIC布局7.3.1　ASIC管芯7.3.2　布局规划7.3.3　布局算法7.4　ASIC布线7.4.1　布线算法7.4.2　特殊网络布线7.5　布图检查7.5.1　设计检查7.5.2　冲突7.5.3　天线效应第8章　可编程ASIC设计8.1　可编程ASIC的种类及基本特征8.2　可编程ASIC的逻辑单元8.2.1　基于乘积项的PLD结构8.2.2　基于查找表的PLD结构8.3　可编程ASIC的输入输出8.4　可编程器件的编程方式8.4.1　主动串行配置方式8.4.2　被动串行配置方式8.4.3　JTAG配置方式8.4.4　被动并行异步配置方式8.4.5　快速被动并行配置方式8.5　可编程ASIC的设计流程8.6　可编程ASIC设计软件简介8.6.1　设计输入8.6.2　逻辑综合8.6.3　布局布线8.6.4　功耗分析8.6.5　硬件调试8.6.6　工程变更管理8.6.7　仿真8.6.8　时序收敛8.6.9　静态时序分析8.6.10　编程配置第9章　通信ASIC设计9.1　数字通信系统的基本结构9.2　同步电路设计9.3　FIFO设计9.3.1　同步FIFO设计9.3.2　异步FIFO设计9.4　调整电路设计9.5　编译码器设计9.6　调制和解调9.7　通信ASIC设计的一般方法9.7.1　系统化设计9.7.2　同步设计9.7.3　并行设计第10章　设计举例10.1　简单CPU的设计10.1.1　设计任务10.1.2　微处理器硬件系统及原理10.1.3　处理器指令系统及功能10.1.4　示范程序10.1.5　处理器的设计10.1.6　系统输入输出10.1.7　设计思路及源程序10.1.8　验证程序设计及仿真结果10.2　FIR滤波器的设计10.2.1　设计要求10.2.2　设计工具10.2.3　总体设计思路10.2.4　系统结构与模块划分10.2.5　模块设计与信号定义10.2.6　测试平台10.2.7　功能仿真结果10.2.8　综合结果10.2.9　后仿真结果10.2.10　结论10.2.11　源代码附录A　IEEE资源库附录B　VHDL保留的关键字附录C　Verilog HDL保留的关键字

编辑推荐

　　本书共10章。第1章介绍了ASIC设计的概念与设计开发流程；第2、第3章介绍了目前ASIC设计中应用最广泛的两种硬件描述语言——VHDL，和Verilog HDL语言；第4章介绍了如何将硬件描述语言编写的程序，在一定的工艺环境下综合成逻辑电路的方法；第5章介绍了仿真技术，即验证所做的设计是否正确的方法；第6章介绍了集成电路的测试设计；第7章介绍了如何通过布局布线调整，使所做的设计能在一定的工艺条件下达到原设计要求；第8章介绍了可编程ASIC的设计方法；第9章介绍了数字通信中一些常用电路模块的设计；第10章介绍了两个ASIC设计实例。 该书可供各大专院校作为教材使用，也可供从事相关工作的人员作为参考用书使用。

作者简介

《专用集成电路设计》以使工程技术人员熟练掌握专用集成电路，主要是数字专用集成电路设计技术为目标，较详细介绍了专用集成电路的设计流程、设计工具与设计方法。专用集成电路(ASIC)是电子设备的核心，是信息技术工业领域自主知识产权的重要象征。专用集成电路设计是电子工程师必须掌握的技术之一。

《专用集成电路设计》可作为信息技术及相关领域研究生或本科生教材，也可作为相关工程技术人员的参考书。

图书封面

---

 专用集成电路设计下载

---