Altera FPGA/CPLD设计

书籍目录

第1章 可编程逻辑设计指导原则1.1 可编程逻辑基本设计原则1.1.1 面积和速度的平衡与互换原则1.1.2 硬件原则1.1.3 系统原则1.1.4 同步设计原则1.2 可编程逻辑常用设计思想与技巧1.2.1 乒乓操作1.2.2 串并转换1.2.3 流水线操作1.2.4 异步时钟域数据同步1.3 Altera推荐的Coding Style1.3.1 Coding Style的含义1.3.2 结构层次化编码（Hierarchical Coding）1.3.3 模块划分的技巧（Design Partitioning）1.3.4 组合逻辑的注意事项1.3.5 时钟设计的注意事项1.3.6 全局异步复位资源1.3.7 判断比较语句case和if...else的优先级1.3.8 使用Pipelining技术优化时序1.3.9 模块复用与Resource Sharing1.3.10 逻辑复制1.3.11 香农扩展运算1.3.12 信号敏感表1.3.13 状态机设计的一般原则1.3.14 Altera Megafunction资源的使用1.3.15 三态信号的设计1.3.16 加法树的设计1.4 小结1.5 问题与思考第2章 Altera器件高级特性与应用2.1 时钟管理2.1.1 时序问题2.1.2 锁相环应用2.2 片内存储器2.2.1 RAM的普通用法2.2.2 RAM用做移位寄存器2.2.3 RAM实现固定系数乘法2.3 数字信号处理2.3.1 DSP块资源2.3.2 工具支持2.3.3 典型应用2.4 片外高速存储器2.4.1 存储器简介2.4.2 ZBT SRAM接口设计2.4.3 DDR SDRAM接口设计2.4.4 QDR SRAM接口设计2.4.5 DDR2、QDR II和RLDRAM II2.4.6 软件支持和应用实例2.5 高速差分接口和DPA2.5.1 高速差分接口的需求2.5.2 器件的专用资源2.5.3 动态相位调整电路（DPA）2.5.4 软件支持和应用实例2.6 高速串行收发器2.7 小结2.8 问题与思考第3章 LogicLock设计方法3.1 LogicLock设计方法简介……3.2 LogicLock区域3.3 LogicLock的约束注意事项3.4 反标注布线信息3.5 LogicLock设计方法支持的Tcl Scripts3.6 Quartus II基于模块化的设计流程3.7 小结3.8 问题与思考第4章 时序约束与时序分析4.1 时序约束与时序分析基础4.2 设置时序约束的常用方法4.3 高级时序分析4.4 最小化时序分析4.5 使用Tcl工具进行高级时序分析4.6 小结4.7 问题与思考第5章 设计优化5.1 解读设计5.2 设计优化的基本流程和首次编译5.3 资源利用优化5.4 I/O时序优化5.5 最高时钟频率优化5.6 使用DSE工具优化设计5.7 如何减少编译时间5.8 设计优化实例5.9 小结5.10 问题与思考第6章 Altera其他高级工具6.1 命令行与Tcl脚本6.2 HardCopy流程6.3 基于Nios II处理器的嵌入式系统设计6.4 DSP Builder工具6.5 小结6.6 问题与思考第7章 FPGA系统级设计技术7.1 信号完整性及常用I/O电平标准7.2 电源完整性设计7.3 功耗分析和热设计7.4 SERDES与高速系统设计7.5 小结7.6 问题与思考附录 配套光盘使用说明

编辑推荐

　　Altera公司的总部位于美国加州的圣何塞，并在全球的14个国家中拥有近2000名员工。作为可编程单芯片系统(SOPC)方案的先行者，Altera将可编程逻辑技术、软件工具、IP和技术服务结合在一起，为全球约14000个客户提供极具价值的可编程系统解决方案。自20年前发明世界上第一个可编程逻辑器件开始，Altera公司秉承了创新的传统。新产品系列将可编程逻辑的内在优势——灵活性、产品及时面市、更高级性能以及集成化结合在一起，专为满足当今大范围的系统需求而开发设计。　　FPGA／CPLD、DSP和CPU被称为未来数字电路系统的3块基石，也是目前硬件设计研究的热点。与传统电路设计方法相比，FPGA／CPLD具有功能强大，开发过程投资小、周期短，可反复编程修改，保密性能好，开发工具智能化等特点，特别是随着电子工艺的不断改进，低成本FPGA／CPLD器件推陈出新，这一切促使FPGA／CPLD成为当今硬件设计的首选方式之一。可以说FPGA／CPLD设计技术是当今高级硬件工程师与IC工程师的必备技能。我国可编程逻辑器件设计技术落后于国外， 目前立足工程实践，系统地介绍最新FPGA／CPLD设计工具的中文书籍较为贫乏。

作者简介

《Altera FPGA\CPLD设计》结合作者多年工作经验，深入地讨论了Altera FPGA/CPLD的设计、优化技巧。在讨论FPGA/CPLD设计指导原则的基础上，介绍了Altera器件的高级应用；引领读者学习逻辑锁定设计工具，详细讨论了时序约束与静态时序分析方法；结合实例讨论如何进行设计优化，介绍了Altera的可编程器件的高级设计工具与系统级设计技巧。《Altera FPGA\CPLD设计》附带两张光盘：光盘1中收录了Altera Quartus II Web版软件，读者可以安装使用；光盘2中收录了《Altera FPGA\CPLD设计》所有实例的完整工程、源代码、详细操作步骤和使用说明文件，便于读者边学边练，提高实际应用能力。

图书封面

---

 Altera FPGA/CPLD设计下载

---