Verilog HDL与FPGA开发设计及应用

章节摘录

版权页：   插图：   PAL和GAL都属于简单PLD，结构简单，设计灵活，对开发软件的要求低，但规模小，难以实现复杂的逻辑功能。随着技术的发展，简单PLD在集成密度和性能方面的局限性也暴露出来，其寄存器、I／O引脚、时钟资源的数目有限，没有内部互连，因此包括CPLD和FPGA在内的复杂PLD迅速发展起来，并向着高密度、高速度、低功耗以及结构体系更灵活、适用范围更宽广的方向发展。 可擦除可编程逻辑器件EPLD（Erasable PLD）是20世纪80年代中期推出的基于UVEPROM和CMOS技术的PLD，后来发展到采用E2CMOS工艺制作的PLD。EPLD基本逻辑单元是宏单元。 宏单元由可编程的与或阵列、可编程寄存器和可编程I／O三部分组成。从某种意义上讲，EPLD是改进的GAL。它在GAL基础上大量增加输出宏单元的数目，提供更大的与阵列，灵活性较GAL有较大改善，集成密度大幅度提高，内部连线相对固定，延时小，有利于器件在高频率下工作，但内部互连能力十分弱。世界著名的半导体器件公司如Xilinx等均有EPLD产品，但结构差异较大。 复杂可编程逻辑器件CPLD是在20世纪80年代末提出了在线可编程（In SystemProgrammability，ISP）技术之后，于20世纪90年代初出现的。CPLD是在EPLD的基础上发展起来的，采用E2CMOS工艺制作。与EPLD相比，CPLD增加了内部连线，对逻辑宏单元和I／O单元也有重大的改进。CPLD至少包含3种结构，即可编程逻辑宏单元、可编程I／O单元、可编程内部连线。部分CPLD器件内部还集成了单端口RAM、FIF0或双端口RAM等存储器，以适应信号处理应用设计的要求。其典型器件有Xilinx的9500系列和AMD的MACH系列。现场可编程门阵列FPGA器件是Xilinx公司于1985年首先推出的，它是一种新型的高密度PLD，采用CMOS—SRAM工艺制作。FPGA的结构与门阵列PLD不同，其内部由许多独立的可编程逻辑模块（CLB）组成，逻辑块之间可以灵活地相互连接。FPGA的结构一般分为三部分：可编程逻辑模块、可编程I／O模块和可编程内部连线。CLB的功能很强，不仅能够实现逻辑函数，还可以配置成RAM等复杂的形式。配置数据存放在片内的SRAM或者熔丝图上，基于SRAM的FPGA器件工作前需要从芯片外部加载配置数据。配置数据可以存储在片外的EPROM或者计算机上，设计人员可以控制加载过程，在现场修改器件的逻辑功能，即现场可编程。FPGA出现后受到电子设计工程师的普遍欢迎，发展十分迅速。Xilinx等公司提供了丰富的高性能的FPGA芯片。 世界各著名半导体器件公司，如Xilinx均可提供不同类型的CPLD、FPGA产品。众多公司的竞争促进了可编程集成电路技术的提高，使其性能不断改善，产品日益丰富，价格逐步下降。 可以预计可编程逻辑器件将在结构、密度、功能、速度和性能等方面得到进一步发展，结合EDA技术，PLD将在现代电子系统设计中得到非常广泛的应用。

书籍目录

第1章绪论 1.1EDA技术和可编程逻辑器件的发展 1.1.1EDA技术发展概述 1.1.2可编程逻辑器件发展概况 1.2可编程逻辑器件设计流程简介 1.2.1基本设计方法 1.2.2可编程逻辑器件设计流程 1.3硬件描述语言VerilogHDL与VHDL 1.3.1VerilogHDL简介 1.3.2VHDL简介 1.3.3VerilogHDL与VHDL的区别与联系 1.3.4选择VerilogHDL还是VHDL 1.4FPGA在雷达系统中的应用 1.4.1FPGA简介 1.4.2雷达信号处理系统简介 1.4.3FPGA在雷达信号处理中的应用 思考题 第2章VerilogHDL语法基础 2.1引言 2.2模块（Module）的概念 2.3VerilogHDL语法的一些基本要素 2.4数据类型及常量、变量 2.4.1常量 2.4.2变量 2.5运算符及表达式 2.5.1算术运算符 2.5.2逻辑运算符 2.5.3关系运算符 2.5.4位运算符 2.5.5等式运算符 2.5.6缩减运算符 2.5.7条件运算符 2.5.8位拼接运算符 2.5.9运算符的优先级 2.6赋值语句 2.6.1阻塞赋值语句 2.6.2非阻塞赋值语句 2.7条件语句 2.7.1if—else语句 2.7.2case语句 2.8结构描述语句always与assign 2.8.1always语句 2.8.2assign语句 2.9函数（function）和循环语句（for） 2.10跳出“语法”看“语法”——“硬件”描述语言的另一种理解方式 2.10.1从硬件的角度理解VerilogHDL语法 2.10.2不可综合语法及其在测试向量中的应用 思考题 第3章CPLD／FPGA的基本结构 3.1CPLD的基本结构 3.1.1内部结构 3.1.2下载方式 3.1.3Xilinx公司CPLD简介 3.2FPGA的基本结构 3.2.1内部结构 3.2.2下载方式 3.2.3Xilinx公司FPGA简介 3.3CPLD与FPGA的区别与联系 思考题 第4章CPLD／FPGA设计基础 4.1同步与异步电路设计 4.1.1同步电路设计 4.1.2异步电路设计 4.1.3双向L／O接口电路设计 4.1.4同步与异步电路的区别与联系 4.2时钟、复位与临界设计——分析逻辑中的竞争、冒险以及亚稳态 4.2.1时钟系统的设计 4.2.2复位电路的设计 4.2.3临界设计 4.3有限状态机设计 4.4速度与资源——折中设计方案 4.4.1速度——并行处理 4.4.2资源——串行处理 4.5大规模FPGA的开发——模块化设计 思考题 第5章FPGA在数字信号处理系统中的应用 5.1数的表示方法 5.1.1数字系统中数的二进制表示 5.1.2定点数和浮点数 5.1.3FPGA中数的表示 5.2加减法与乘法单元 5.2.1加减法单元 5.2.2乘法单元 5.3数字信号处理系统中的FPGA与DSP芯片 5.3.1DSP芯片介绍 5.3.2DSP与FPGA性能比较 5.3.3DSP和FPGA方案的选择 5.3.4新的设计思想 5.4数字滤波器的FPGA设计实例 5.4.1IIR滤波器 5.4.2FIR滤波器 5.4.3FIR滤波器与IIR滤波器的比较 5.4.48阶FIR滤波器设计实例 5.4.5IIR滤波器设计实例 5.5Xilinx公司数字信号处理IPCore的应用 5.5.1CoreGenerator综述 5.5.2数字信号处理的IPCore 5.5.3FFI的IPCore调用实例 思考题 第6章FPGA在雷达系统中的应用 6.1相关器与匹配滤波器 6.1.1相关器 6.1.2匹配滤波器 6.1.3相关器与匹配滤波器的关系 6.1.413位Barker码相关器设计实例 6.1.513位Barker码匹配滤波器设计实例 6.2动目标检测（MTD） 6.2.1动目标检测（MTD）原理 6.2.2动目标检测（MTD）设计实例 6.3恒虚警（CFAR） 6.3.1恒虚警（CFAR）原理 6.3.2恒虚警（（2FAR）设计实例 6.4FPGA在雷达系统中的应用小结 6.4.1Matlab在数字信号处理中的作用 6.4.2雷达数字信号处理系统中FPGA设计流程 思考题 附录AVerilogHDL语法参考 A.1VerilogHDL关键词列表 A.2VerilogHDL编译器不支持的Verilog结构 附录B相关网址检索 附录C设计源代码 C.1双CPU接口的数据转换的设计 C.2FIR滤波器设计 C.3FIR滤波器Testbench设计 C.4IIR滤波器设计 C.5IIR滤波器Testbench设计 C.613位Bark码相关器设计 C.713位Bark码相关器测试向量Testbench设计 C.813位Bark匹配滤波器的设计 C.913位Bark码匹配滤波器测试向量Testbench设计 C.10动目标检测（MTD）算法设计 C.11动目标检测（MTD）算法测试向量Testbench设计 C.12回波消除电路设计 C.13恒虚警（CFAR）算法设计 C.14恒虚警（CFAR）算法测试向量Testbench设计 参考文献

编辑推荐

《Verilog HDL与FPGA开发设计及应用》内容丰富、结构合理、图文并茂，便于实施系统教学。《Verilog HDL与FPGA开发设计及应用》可以作为高等工科院校电类专业的教学用书，也可供自学和工程技术人员参考。

作者简介

《Verilog HDL与FPGA开发设计及应用》系统介绍了可编程器件的基础知识、Verilog HDL语法知识、利用Verliog HDL语言开发FPGA的方法和技巧，以及FPGA在雷达系统中的设计及应用等。全书内容主要包括Xilinx公司可编程器件的基本结构；Verilog HDL语法基础；利用Verilog HDL语言开发FPGA电路的方法及技巧；FPGA在数字信号处理系统中的应用；最后结合开发实例详细介绍了FPGA在雷达信号处理系统中的应用等。《Verilog HDL与FPGA开发设计及应用》第1章到第4章介绍了Verilog HDL语法基础和FPGA的开发流程；第5章介绍了FPGA在数字信号处理系统中的应用，适合初学者学习；第6章介绍FPGA在雷达系统中的应用以及开发实例，可以作为工程应用人员的设计参考。

---

 Verilog HDL与FPGA开发设计及应用下载

---