数字逻辑与VHDL程序设计

章节摘录

版权页：   插图：   20世纪70年代，随着对中小规模集成电路的大量需求，集成电路的设计正朝着速度快、性能高、容量大、体积小和微功耗的方向发展，而这种发展必将导致集成电路的设计规模日益增大，复杂程度日益增高，精度要求更加严格。在这种情况下，影响开发商的瓶颈问题就是设计能力，这种状况实际上是对现代设计方法和现代测试方法的普遍需求。沿用了十几年的传统硬件电路设计方法已经不能满足需要，它已经远远落后当今技术的发展。直接采用原始逻辑图或布尔方程输入进行电路设计对于简单的逻辑可以获得非常有效的结果，但是对于复杂的系统设计，就容易产生错误，而必须依靠一种高层的逻辑输入方式，这样就产生了硬件描述语言（HDL）。所谓硬件描述语言，就是对实际的硬件设计用语言的方式来描述，能够把复杂的电路设计用形象化的语言方式表示出来，可以描述硬件电路的功能，信号连接关系以及定时关系，它比电路原理图更能有效地表示电路的特征。利用硬件描述语言编程来表示逻辑器件及系统硬件的功能和行为，是数字系统设计的一个重要特征。因此，大规模高密度可编程逻辑器件和硬件描述语言（VHDL）成为解决这些问题的关键所在。 美国国防部在20世纪70年代末和80年代初提出了VHSIC（Very High Speed Integrated Circuit）计划，其目标是为下一代集成电路的生产、实现阶段性的工艺极限以及完成10万门级以上的设计，建立一项新的描述方法。1981年，美国国防部提出了一种新的硬件描述语言，称为“超高速集成电路硬件描述语言”（VHSIC Hardware DescriptionLanguage），简称VHDL。当这个语言被首次开发出来时，其目标只是一个使电路文本化的一种标准，主要是为了使采用了文本描述的设计能够为其他人所理解，同时也用作模型语言，能采用软件进行模拟。VHDL的结构和设计方法受到了Ada语言的影响，并吸收了其他硬件描述语言的优点。1986年，IEEE致力于VHDL的标准化工作，为此成立了VHDL标准化小组。经过多次的修改与扩充，直到1987年12月VHDL才被接纳为IEEE 1076标准。1988年，Milstd454规定所有为美国国防部设计的ASIC产品必须采用VHDL来进行描述。1993年，IEEE 1076标准被修订，更新为新的VHDL标准IEEE1164。1996年，IEEE1076.3成为VHDL综合标准。

书籍目录

第1章 数字逻辑基础
 1.1 数字电路与数字信号
 1.1.1 数字技术的发展和应用
 1.1.2 模拟信号和数字信号
 1.1.3 数字信号的描述方法
 1.2 数制与码制
 1.2.1 进位计数制
 1.2.2 进位计数制的相互转换
 1.2.3 二进制编码
 1.2.4 字符编码
 1.3 逻辑函数
 1.3.1 逻辑函数的基本概念
 1.3.2 基本逻辑运算
 1.3.3 几种常用的逻辑运算
 1.3.4 逻辑函数的表示方法
 1.4 逻辑代数
 1.4.1 逻辑代数的基本定律
 1.4.2 逻辑代数运算的基本规则
 1.4.3 用逻辑代数化简逻辑函数
 1.5 卡诺图
 1.5.1 逻辑函数的最小项
 1.5.2 卡诺图的结构
 1.5.3 用卡诺图化简逻辑函数
 1.5.4 具有约束的逻辑函数的化简
 1.6 逻辑系列及其特性
 1.6.1 TTL系列简介
 1.6.2 TTL系列参数和特性
 1.6.3 CMOS系列简介
 1.6.4 射极耦合逻辑系列简介
 习题
第2章 可编程逻辑器件及MAX+plusⅡ的使用
 2.1 简单可编程逻辑器件
 2.1.1 PLD
 2.1.2 PLA
 2.1.3 PAL
 2.1.4 GAL
 2.2 复杂可编程逻辑器件（CPLD）
 2.2.1 CPLD概述
 2.2.2 CPLD的基本结构
 2.2.3 CPLD的编程
 2.3 现场可编程门阵列（FPGA）
 2.3.1 FPGA概述
 2.3.2 FPGA的基本结构
 2.3.3 FPGA的编程
 2.3.4 CPLD/FPGA主流产品
 2.4 MAX+plusⅡ的使用
 2.4.1 MAX+plusⅡ概述
 2.4.2 设计输入
 2.4.3 LPM和IP核
 2.4.4 项目编译
 2.4.5 项目校验
 2.4.6 器件编程与配置
 习题
第3章 组合逻辑电路
 3.1 组合逻辑电路的分析和设计
 3.1.1 组合逻辑电路的分析
 3.1.2 组合逻辑电路的设计
 3.1.3 组合逻辑电路中的竞争冒险
 3.2 编码器和译码器
 3.2.1 编码器的基本原理
 3.2.2 译码器的基本原理
 3.3 数据选择器和比较器
 3.3.1 数据选择器的基本原理
 3.3.2 比较器的基本原理
 3.4 算术运算电路
 3.4.1 一位半加器和全加器的基本原理
 3.4.2 多位加法器的基本原理
 3.4.3 减法器的基本原理
 习题
第4章 锁存器和触发器
 4.1 概述
 4.2 锁存器
 4.2.1 SR锁存器的基本原理
 4.2.2 D锁存器的基本原理
 4.3 触发器
 4.3.1 RS型触发器的基本原理
 4.3.2 JK触发器的基本原理
 4.3.4 D触发器的基本原理
 习题
第5章 时序逻辑电路
 5.1 时序逻辑电路的基本概念
 5.2 时序逻辑电路的分析和设计
 5.2.1 时序逻辑电路的分析
 5.2.2 时序逻辑电路的设计
 5.3 寄存器
 5.3.1 寄存器的基本原理
 5.3.2 移位寄存器的基本原理
 5.4 计数器
 习题
第6章 存储器
 6.1 随机存储器（RAM）
 6.1.1 随机存储器概述
 6.1.2 随机存储器的结构与基本原理
 6.2 只读存储器（ROM）
 6.2.1 只读存储器（ROM）概述
 6.2.2 只读存储器的结构与基本原理
 6.3 存储器容量的扩充
 6.3.1 字长位数扩展
 6.3.2 字存储容量扩展
 习题
第7章 VHDL语言基础
 7.1 VHDL简介
 7.1.1 VHDL的特点
 7.1.2 VHDL语言的发展趋势
 7.1.3 Verilog HDL
 7.2 VHDL语言的程序结构
 7.2.1 库
 7.2.2 实体
 7.2.3 结构体
 7.2.4 程序包
 7.2.5 配置
 7.3 VHDL语言的词法
 7.3.1 标识符
 7.3.2 词法单元
 7.3.3 数据对象
 7.3.4 数据类型
 7.3.5 运算符
 7.4 VHDL语言的语法
 7.4.1 顺序语句
 7.4.2 并行语句
 思考题与习题
第8章 基于VHDL的基本数字电路设计
 8.1 组合逻辑电路的设计
 8.1.1 门电路设计
 8.1.2 三态门及总线缓冲器电路设计
 8.1.3 编码器设计
 8.1.4 译码器设计
 8.1.5 多路选择器设计
 8.1.6 比较器设计
 8.1.7 运算电路设计
 8.2 时序逻辑电路设计
 8.2.1 时钟描述
 8.2.2 复位描述
 8.2.3 触发器设计
 8.2.4 锁存器
 8.2.5 寄存器设计
 8.2.6 移位寄存器
 8.2.7 计数器
 8.2.8 分频器
 8.3 状态机
 8.3.1 状态机概述
 8.3.2 状态机的建模
 8.3.3 状态机的设计步骤
 8.3.4 状态机的设计实例
 8.3.5 Moore型状态机的复位
 8.3.6 Moore型状态机的信号输出方式
 思考题与习题
第9章 典型数字系统设计
 9.1 数字系统概述
 9.1.1 数字系统的组成
 9.1.2 数字系统的设计方法
 9.1.3 设计的基本准则
 9.2 微波炉控制芯片的设计
 9.2.1 芯片概述
 9.2.2 芯片功能设计
 9.2.3 VHDL程序实现
 9.3 交通灯控制器的设计
 9.3.1 设计要求
 9.3.2 交通灯系统组成
 9.3.3 交通灯模块电路的VHDL语言实现
思考题与习题
附录A VHDL保留字
附录B 常用VHDL开发软件
附录C QuartusII软件的使用
 C.1 启动Quartus II
 C.2 VHDL语言输入与编译
 C.3 文件下载
 C.4 使用Flash Loader（JTAG模式）下载EPCS器件
参考文献

编辑推荐

《普通高等教育"十二五"规划教材:数字逻辑与VHDL程序设计》是关于学习数学逻辑与VHDL程序设计的教育用书，把数学逻辑的学习掺杂到程序运用之中，方便学生学习VHDL程序设计。《普通高等教育"十二五"规划教材:数字逻辑与VHDL程序设计》可作为计算机、电子、通信、机电一体化等专业的教材和参考书，同时也可作为数字电路设计人员的自学参考书。

作者简介

《普通高等教育"十二五"规划教材:数字逻辑与VHDL程序设计》包括数字逻辑基础和VHDL语言程序设计两大部分，共分九章。第1章主要介绍数字逻辑基础（数制、码制、逻辑代数、逻辑函数等），第2章主要介绍可编程逻辑器件和MAX+plusⅡ软件使用，第3章～第6章主要介绍典型数字逻辑器件及其工作原理，第7章主要介绍VHDL语言基础，第8章主要介绍基于VHDL的基本数字电路设计，第9章主要介绍几个典型数字系统设计。在书的后面设置了3个附录，分别介绍VHDL语言的保留字，常用的VHDL开发软件和QuartusⅡ软件的使用。每章后面都有习题和思考题。为方便教师教学，《普通高等教育"十二五"规划教材:数字逻辑与VHDL程序设计》配有多媒体电子教案。

图书封面

---

 数字逻辑与VHDL程序设计下载

---