SiP系统级封装设计与仿真

书籍目录

目    录第1章  Mentor公司SiP设计仿真平台 11.1  从Package到SiP的发展 11.2  Mentor公司SiP技术的发展 41.3  Mentor SiP设计与仿真平台 51.3.1  平台简介 51.3.2  原理图输入 61.3.3  系统设计协同 61.3.4  SiP版图设计 71.3.5  信号完整性和电源完整性仿真 101.3.6  热分析仿真 111.3.7  Mentor SiP设计仿真平台的优势和先进性 111.4  在Mentor SiP平台中完成的项目介绍 12第2章  封装基础知识 132.1  封装的定义与功能 132.2  封装技术的演变与发展 142.3  SiP及其相关技术 162.3.1  SiP技术的出现 162.3.2  SoC与SiP 172.3.3  SiP相关的技术 182.4  封装市场发展 212.5  封装厂家 232.5.1  传统封装厂家 232.5.2  不同领域的SiP封装企业 242.6  裸芯片提供商 25第3章  SiP生产流程 273.1  BGA—主流的SiP封装形式 273.2  SiP 封装生产流程 293.3  SiP封装的三要素 31第4章  新兴封装技术 334.1  TSV（硅通孔）技术 334.1.1  TSV介绍 334.1.2  TSV技术特点 344.1.3  TSV的应用领域和前景 364.2  IPD（Integrated Passive Device）技术 374.2.1  IPD介绍 374.2.2  IPD的优势 384.3  PoP（Package on Package）技术 394.3.1  3D SiP的局限性 394.3.2  PoP的应用 394.3.3  PoP设计的重点 414.4  代表电子产品（苹果A4处理器） 42第5章  SiP设计与仿真流程 455.1  SiP的设计与仿真流程 455.2  Mentor环境中的设计与仿真流程 475.2.1  库的建立 475.2.2  原理图设计 485.2.3  版图设计 485.2.4  设计仿真 50第6章  中心库的建立及管理 526.1  中心库的结构 526.2  Dashboard介绍 536.3  原理图符号库的建立 546.4  裸芯片Cell库的建立 596.4.1  创建裸芯片Padstack 596.4.2  创建裸芯片Cell 606.5  BGA Cell库的建立 636.5.1  创建BGA Padstack 636.5.2  手工创建BGA Cell 646.5.3  使用Die Wizard创建BGA Cell 676.5.4  LP Wizard专业建库工具 686.6  Part库的建立 686.7  通过Part创建Cell 71第7章  原理图输入 737.1  网表输入 737.2  基本原理图输入 757.2.1  启动DxDesigner 757.2.2  新建项目 807.2.3  设计检查 847.2.4  设计规则设置 857.2.5  设计打包Package 857.2.6  输出Partlist 887.2.7  原理图中文输入 897.2.8  进入版图设计环境 907.3  基于DxDataBook的原理图输入 917.3.1  DxDataBook介绍 917.3.2  DxDataBook使用 927.3.3  元器件属性的校验和更新 95第8章  多版图项目管理与原理图多人协同设计 978.1  多版图项目管理 978.1.1  SiP与PCB协同设计的需求 978.1.2  多版图项目设计流程 988.2  原理图多人协同设计 1008.2.1  协同设计的思路 1008.2.2  原理图多人协同设计的操作方法 101第9章  版图的创建与设置 1059.1  创建版图模板 1059.1.1  版图模板定义 1059.1.2  创建SiP版图模板 1069.2  创建版图项目 1139.2.1  创建SiP项目 1139.2.2  进入版图设计环境 1149.3  版图相关设置与操作 1169.3.1  版图License控制介绍 1169.3.2  鼠标操作方法 1189.3.3  三种常用操作模式 1209.3.4  显示控制 Display Control 1249.3.5  编辑控制 Editor Control 1299.3.6  参数设置 Setup Parameters 1369.4  版图布局 1369.4.1  元器件布局 1379.4.2  网络自动优化 1399.5  版图中直接查看原理图-eDxD View 1399.6  版图中文输入 140第10章  约束规则管理 14310.1  CES约束编辑系统 14310.2  方案Scheme 14510.2.1  创建方案Scheme 14510.2.2  在版图设计中应用Scheme 14610.3  定义基板的层叠及其物理参数 14710.4  网络类规则 Net Class 14810.4.1  创建网络类并指定网络到网络类 14810.4.2  定义网络类规则 14910.5  间距规则 Clearance 15010.5.1  间距规则的创建与设置 15010.5.2  通用间距规则 15210.5.3  网络类到网络类间距规则 15210.6  约束类 Constraint Class 15410.6.1  新建约束类并指定网络到约束类 15410.6.2  电气约束分类 15410.6.3  编辑约束组 15710.7  CES和版图数据交互 159第11章  Wire Bonding设计 16011.1  Wire Bonding概述 16011.2  Bond Wire 模型 16211.2.1  Bond Wire模型定义 16211.2.2  Bond Wire模型参数 16611.3  Wire Bonding工具栏及其应用 16711.3.1  手动添加Bond Wire 16811.3.2  移动及旋转Bond Pad 16811.3.3  自动添加Bond Wire及Power Ring 16911.3.4  Bond Wire规则设置 17111.3.5  实时Bond Wire编辑器Wire Model Editor 179第12章  腔体及芯片堆叠设计 18412.1  腔体Cavity 18412.1.1  腔体的定义 18412.1.2  腔体的创建 18612.1.3  将芯片放置到腔体中 18812.1.4  在腔体中键合 18912.1.5  埋入式腔体设计及将分立器件埋入基板 19012.2  芯片堆叠 19312.2.1  芯片堆叠的概念 19312.2.2  芯片堆叠的创建 19512.2.3  并排堆叠芯片 19712.2.4  调整堆叠中芯片的相对位置 19812.2.5  芯片堆叠的键合 199第13章  FlipChip及RDL设计 20113.1  FlipChip的概念及特点 20113.2  RDL的概念 20213.3  RDL设计 20313.3.1  Bare Die及RDL库的建立 20313.3.2  RDL原理图设计 20613.3.3  RDL版图设计 20613.4  FlipChip设计 21113.4.1  FlipChip原理图设计 21113.4.2  FlipChip版图设计 212第14章  布线与敷铜 21814.1  布线 21814.1.1  布线综述 21814.1.2  手工布线 21914.1.3  Plow布线模式 21914.1.4  Gloss平滑模式 22114.1.5  固定Fix和锁定Lock 22114.1.6  层的切换 22214.1.7  移动导线和过孔 22314.1.8  电路复制 22414.1.9  半自动布线 22614.1.10  自动布线 22614.1.11  差分对布线 22814.1.12  长度控制布线 23114.2  敷铜 23614.2.1  敷铜定义 23614.2.2  敷铜设置 23614.2.3  绘制敷铜形状 24014.2.4  修改敷铜形状 24214.2.5  生成负片敷铜 24314.2.6  删除敷铜数据 24414.2.7  检验敷铜数据 244第15章  埋入式电阻、电容设计 24615.1  埋入元器件技术的发展 24615.1.1  分立式埋入技术 24615.1.2  平面式埋入技术 24715.2  埋入式电阻、电容的工艺和材料 24815.2.1  埋入式电阻电容的工艺Processes 24915.2.2  埋入式电阻、电容的材料Materials 25415.2.3  电阻材料的非线性特征 25815.3  电阻、电容自动综合 25915.3.1  自动综合前的准备 25915.3.2  电阻自动综合 26215.3.3  电容自动综合 265第16章  RF射频电路设计 26916.1  RF SiP技术 26916.2  Mentor RF设计流程 27016.3  RF原理图设计 27016.3.1  RF元器件库的配置 27016.3.2  RF原理图工具栏 27216.3.3  RF原理图设计 27616.4  原理图与版图RF参数的相互传递 27816.5  RF版图设计 28116.5.1  RF版图工具箱 28116.5.2  RF单元的3种类型 28316.5.3  Meander添加及编辑 28416.5.4  RF Control Pane 28716.5.5  创建用户自定义的RF 形状 28716.5.6  RF Via 28816.5.7  RF Group 29016.5.8  其他RF编辑功能 29116.6  和RF仿真工具连接并传递数据 29416.6.1  连接RF仿真工具 29416.6.2  版图RF数据传递 29516.6.3  原理图RF数据传递 296第17章  版图实时协同设计 29817.1  版图实时协同设计技术Xtreme 29817.2  实时协同软件的配置 29917.3  启动Xtreme实时协同设计 301第18章  3D实时DRC检查 30518.1  Wire Model Editor 3D实时显示及DRC检查 30518.1.1  Wire Model Editor 3D实时显示 30518.1.2  Wire Model Editor 3D实时DRC检查 30818.2  3D Viewer实时显示及DRC检查 30918.2.1  3D Viewer概述 30918.2.2  3D Viewer实时查看 31118.2.3  3D模拟SiP生产加工全流程 31218.2.4  导入3D结构设计数据 31418.2.5  3D Viewer实时DRC 317第19章  设计检查 31919.1  Online DRC 31919.2  Batch DRC 32019.2.1  DRC Settings 32019.2.2  Connectivity and special rules 32219.2.3  Batch DRC 方案 32319.3  Review Hazard 32419.4  设计库检查 326第20章  生产数据输出 32820.1  Gerber及钻孔数据输出 32820.1.1  输出钻孔数据 32820.1.2  设置光绘机格式 33220.1.3  输出Gerber数据 33320.1.4  导入并检查Gerber数据 33520.2  其他生产数据输出 33620.2.1  元器件及Bond Wire坐标文件输出 33620.2.2  DXF文件输出 33820.2.3  版图设计状态输出 33820.2.4  BOM输出 339第21章  SiP仿真技术 34121.1  SiP仿真技术概述 34121.2  信号完整性SI仿真 34221.2.1  HyperLynx SI 信号完整性仿真工具介绍 34221.2.2  HyperLynx SI 信号完整性仿真实例分析 34521.3  电源完整性PI仿真 35121.3.1  HyperLynx PI 电源完整性仿真工具介绍 35221.3.2  HyperLynx PI 电源完整性仿真实例分析 35421.4  热分析Thermal仿真 35821.4.1  HyperLynx Thermal热分析软件介绍 35821.4.2  HyperLynx Thermal热仿真实例分析 36021.5  电磁兼容EMI/EMC分析 36821.5.1  Quiet Expert 电磁兼容专家系统介绍 36821.5.2  Quiet Expert 实例分析 36921.6  数模混合电路仿真介绍 373参考资料 375后记及致谢 376

编辑推荐

为了降低SiP设计的门槛，打消初学者对刚开始设计SiP时的各种顾虑和疑惑，李扬、刘杨编著的《SiP系统级封装设计与仿真——高级应用指南》的内容除了描述SiP设计和仿真之外，还介绍SiP生产厂家、裸芯片供应商等相关信息，供读者参考。

作者简介

李扬、刘杨编著的《SiP系统级封装设计与仿真——高级应用指南》介绍了SiP系统级封装的发展历程，以及当今最热门的SiP技术，并对SiP技术的发展方向进行了预测。

    本书重点基于Mentor Expedition Enterprise Flow设计平台，介绍了SiP设计与仿真的全流程。特别对键合线(wire Bonding)、芯片堆叠(Die Stacks)、腔体(Cavity)、倒装焊(Flip Chip)及重分布层(RDL)、埋入式无源元件(Embedded Passive Component)、参数化射频电路(RF)、多版图项目管理、多人实时协同设计(Xtreme)、3D实时DRC等最新的SiP设计技术及方法做了详细的阐述。在本书的最后一章介绍了SiP仿真技术，并通过实例阐述了SiP的仿真方法。

    《SiP系统级封装设计与仿真——高级应用指南》适合SiP设计用户、封装及MCM设计用户，PCB设计的高级用户，所有对SiP技术感兴趣的设计者和课题领导者，以及寻求系统小型化、低功耗、高性能解决方案的科研工作者。

图书封面

---

 SiP系统级封装设计与仿真下载

---