纳米CMOS集成电路中的小延迟缺陷检测

内容概要

Sandeep KGoel是一位就职于加利福尼亚州圣何塞的台积电公司（TSMC）的高级主管（DFT/3D测试）。他在荷兰特文特大学获得他的博士学位。在去TSMC公司之前，他在加利福尼亚州的LSI公司、加利福尼亚州的微捷码设计自动化（Magma Design Automation）公司以及荷兰的飞利浦研究中心从事多项研究和管理职位。他曾经合著过两本书，撰写过3篇书刊文章，并在期刊和会议/研讨会论文集中出版超过80篇论文。他曾经参加过多次邀请演讲并多次成为会议的专题讨论小组成员。他拥有15项美国专利和5项欧洲专利并且拥有其他30项专利申请。他的主要研究领域包括2D/3D芯片的测试、诊断和失效性分析方面的所有课题。Goel博士是IEEE 2010年国际测试大会上重要论文奖的获奖者。他是多个会议委员会的成员，包括DATE、ETS、ITC、DATA以及3D Test。他曾经是DATE 2012年3D研讨会的大会主席。他是IEEE的高级会员。

Krishnendu Chakrabarty于1990年在克勒格布尔印度理工学院获得学士学位，分别于1992年和1995年在安阿伯市的密歇根大学获得工程硕士和博士学位。他现在是杜克大学电子与计算机工程教授。他也在中国北京的清华大学担任软件理论的首席教授，在中国台湾成功大学担任计算机科学与信息工程学的访问首席教授，并且在德国不莱梅大学担任客座教授。Chakrabarty教授是美国国家科学基金会的早期教师（职业）奖（CAREER）的获得者、海军研究办公室青年科学家奖获得者、洪堡基金会的洪堡研究基金奖获得者以及IEEE会议上多个高水平论文奖获得者。

Chakrabarty教授近期的研究项目包括针对集成电路可测性的测试和设计；数字微流控，生物芯片和网络物理系统；以及数字印制和企业系统的优化。在过去的几年里，他还领导了关于无线传感网络、嵌入式系统以及实时操作系统方面的工程。他创作了12本关于这些方面的书籍，在期刊和相关学术会议中发表了超过420篇论文，并且受到超过185次的邀请报告、主题报告和大会报告。他还在重要的国际学术会议上举行了25次专题报告。Chakrabarty教授是IEEE会士、IEEE计算机学会的核心会员以及ACM的杰出工程师。他曾经是日本学术振兴会(JSPS)的2009受邀会员。他因为杰出的指导获得2008年杜克大学研究生院院长奖，因为杰出的指导和建议获得杜克大学普莱特工程学院2010卡珀斯和马里昂麦克唐纳奖。他在2005~2007年担任IEEE计算机学会的杰出访问学者，在2006~2007年担任IEEE电路与系统学会的杰出讲师。当前，他担任ACM的杰出演讲者、2010~2012年IEEE计算机学会的杰出访问学者以及IEEE电路与系统学会（2012~2013年）的杰出讲师。

Chakrabarty教授是IEEE计算机设计和测试以及ACM期刊中计算系统新兴技术的总编辑，他也是IEEE会刊中集成电路与系统的计算机辅助设计、IEEE会刊中电路与系统Ⅱ和IEEE会刊中生物医学电路与系统的副编辑。他担任电子测试期刊：理论与应用（JETTA）的编者。在过去的几年里，他担任IEEE会刊中VLSI系统、IEEE会刊中集成电路与系统的计算机辅助设计以及IEEE会刊中电路与系统Ⅰ的副编辑。

译者简介：2004.9-2008.7 北京交通大学 电子科学与技术      学士学位2008.9-2011.1 北京交通大学 微电子与固体电子学  硕士学位2011.2-2012  中科院微电子研究EDA中心        助理研究员

书籍目录

译者序

原书前言

关于主编

作者名单

第1章小延迟缺陷测试的基本原理

1.1简介

1.2半导体制造中的趋势和挑战

1.2.1制程复杂度

1.2.2工艺参数变化

1.2.3随机性与系统性缺陷

1.2.4功耗和时序优化的含义

1.2.5良率、质量和故障覆盖率的相互作用

1.3已有测试方法与更小几何尺寸的挑战

1.3.1连线固定型故障模型

1.3.2桥接型故障模型

1.3.3n检测

1.3.4过渡故障模型

1.3.5路径延迟故障模型

1.3.6测试实现和适应性测试

1.4小延迟对过渡测试的影响

参考文献

第1部分时序敏感ATPG

第2章K最长路径

2.1简介

2.2组合电路的路径生成

2.2.1精炼的隐含的假路径消除

2.3组合电路的实验结果

2.4扩展成时序电路的基于扫描的全速测试

2.5扫描电路的路径生成

2.5.1扫描式触发器上的含义

2.5.2非扫描式存储上的约束

2.5.3最终辩护

2.6扫描电路的实验结果

2.6.1健壮测试

2.6.2与过渡故障测试的对比

2.7小结

参考文献

第3章时序敏感ATPG

3.1简介

3.2延迟计算和质量度量

3.2.1延迟计算

3.2.2延迟测试质量度量

3.3确定性测试生成

3.3.1包含时序信息的测试生成

3.3.2包含时序信息的故障仿真

3.4测试质量和测试成本之间的折衷

3.4.1基于余量裕度的舍弃

3.4.2时序关键故障

3.5实验结果

参考文献

第2部分超速

第4章筛选小延迟缺陷的超速测试

4.1简介

4.2设计实现

4.3测试模式延迟分析

4.3.1在功能性速度下的动态电压降分析

4.3.2针对超速测试的动态电压降分析

4.4超速测试技术敏感的电压降

4.4.1模式分组

4.4.2性能降低ΔT′Gi的估算

4.5实验结果

4.6小结

4.7致谢

参考文献

第5章考虑版图、工艺偏差和串扰的电路路径分级

5.1简介

5.1.1SDD检测的商业方法

5.1.2SDD检测的学术建议

5.2分析因偏差引起的SDD

5.2.1工艺偏差对路径延迟的影响

5.2.2串扰对路径延迟的影响

5.3TDF模式评估与选择

5.3.1路径PDF分析

5.3.2模式选择

5.4实验结果与分析

5.4.1模式选择效率的分析

5.4.2模式集分析

5.4.3长路径阈值分析

5.4.4CPU运行时间分析

5.5小结

5.6致谢

参考文献

第3部分替代方案

第6章基于输出偏差的SDD测试

6.1简介

6.2替代方案的必要性

6.3SDD的概率性延迟故障模型以及输出偏差

6.3.1输出偏差的方法

6.3.2对工业电路的实用层面以及适用性

6.3.3与基于SSTA的技术的比较

6.4仿真结果

6.4.1实验设置和标准

6.4.2仿真结果

6.4.3原始的方法与改进后的方法的比较

6.5小结

6.6致谢

参考文献

第7章小延迟缺陷的混合/补充测试模式生成方案

7.1简介

7.2时序敏感ATPG的故障集

7.3小延迟缺陷模式生成

7.3.1方法1：TDF+补充SDD

7.3.2方法2：补充SDD+补充TDF

7.4实验结果

7.5小结

参考文献

第8章针对小延迟缺陷的基于电路拓扑的测试模式生成

8.1简介

8.2基于电路拓扑的故障选择

8.3SDD模式生成

8.4实验结果与分析

8.4.1延迟测试覆盖率

8.4.2唯一长路径的数量

8.4.3最长路径的长度

8.4.4唯一SDD的数量

8.4.5随机故障注入与检测

8.5小结

参考文献

第4部分SDD的测量标准

第9章小延迟缺陷覆盖率的测量标准

9.1覆盖率测量标准的作用

9.2现有指标的概述

9.2.1延迟测试覆盖率指标

9.2.2统计型延迟质量等级指标

9.3所提出的SDD测试覆盖率指标

9.3.1二次SDD测试覆盖率指标

9.3.2超速测试

9.4实验结果

9.4.1对系统频率的敏感性

9.4.2对缺陷分布的敏感性

9.4.3时序敏感与超速的对比

9.5小结

参考文献

第10章总结

参考文献

作者简介

设计方法和工艺技术的革新使得集成电路的复杂度持续增加。现代集成电路（IC）的高复杂度和纳米尺度特征极易使其在制造过程中产生缺陷，同时也会引发性能和质量问题。本书包含了测试领域的许多常见问题，比如制程偏移、供电噪声、串扰、电阻性开路/电桥以及面向制造的设计（DfM）相关的规则违例等。本书也旨在讲述小延迟缺陷（SDD）的测试方法，由于SDD能够引起电路中的关键路径和非关键路径的瞬间时序失效，对其的研究和筛选测试方案的提出具有重大的意义。本书分为4个部分：第1部分主要介绍了时序敏感自动测试向量生成（ATPG）；第2部分关于全速测试，并且提出了一种超速测试的测试方法用于检测SDD；第3部分介绍了一种SDD测试的替代方案，可以在ATPG和基于电路拓扑的解决方案之间进行折衷；第4部分介绍了SDD的测试标准，以量化的指标来评估SDD覆盖率。本书内容由简入深，对SDD测试全面展开，有助于提高读者的理解和掌握。

 纳米CMOS集成电路中的小延迟缺陷检测下载