基于Quartus Ⅱ的FPGA/CPLD数字系统设计与应用

书籍目录

第1章FPGA/CPLD简介

1.1可编程逻辑器件概述

1.2FPGA/CPLD基本结构

1.2.1FPGA的基本结构

1.2.2CPLD的基本结构

1.2.3FPGA与CPLD的比较

1.3FPGA/CPLD的设计流程

1.4FPGA/CPLD常用开发工具

思考与练习

第2章Quartus Ⅱ开发指南

2.1Quartus Ⅱ软件综述

2.2Quartus Ⅱ设计流程

2.2.1设计输入与约束

2.2.2分析和综合

2.2.3布局布线

2.2.4时序仿真

2.2.5编程与配置

2.3QuartusⅡ使用方法

2.3.1文本编辑

2.3.2原理图和图表模块编辑

2.3.3混合编辑（自底向上）

2.3.4混合编辑（自顶向下）

思考与练习

第3章硬件描述语言Verilog HDL设计基础

3.1了解Verilog HDL

3.2Verilog HDL的模块

3.2.1端口定义

3.2.2模块的描述方式

3.3Verilog HDL的数据类型和运算符

3.3.1数据类型

3.3.2运算符

3.3.3运算符的优先级

3.4Verilog HDL语言的赋值语句和块语句

3.4.1理解阻塞与非阻塞

3.4.2块语句

3.5Verilog HDL语言的条件语句

3.5.1if语句

3.5.2case语句

3.6Verilog HDL循环语句与结构说明语句

3.6.1循环语句

3.6.2结构说明语句

3.7Testbench

思考与练习

第4章门电路设计范例

4.1基本逻辑门电路

4.1.1与门电路

4.1.2或门电路

4.1.3非门电路

4.2组合逻辑门电路

4.2.1与非门电路

4.2.2或非门电路

4.2.3与或非门电路

4.2.4异或门电路

4.2.5同或门电路

4.3三态门和总线缓冲器

4.3.1三态门

4.3.2单向总线缓冲器

4.3.3双向总线缓冲器

思考与练习

第5章组合逻辑电路设计范例

5.1编码器

5.1.18-3线编码器

5.1.28-3线优先编码器

5.2译码器

5.2.13-8线译码器

5.2.2BCD-七段显示译码器

5.3数据选择器

5.3.14选1数据选择器

5.3.28选1数据选择器

5.3.32选1数据选择器

5.4数据分配器

5.5数值比较器

5.6加法器

5.6.1半加器

5.6.2全加器

5.6.34位全加器

5.6.416位全加器

5.7减法器

5.7.1半减器

5.7.2全减器

5.7.34位全减器

5.8乘法器

5.9七人投票表决器

思考与练习

第6章时序逻辑电路设计范例

6.1触发器

6.1.1RS触发器

6.1.2JK触发器

6.1.3D触发器

6.1.4T触发器

6.2锁存器和寄存器

6.2.1锁存器

6.2.2寄存器

6.3移位寄存器

6.3.1右移移位寄存器

6.3.2左移移位寄存器

6.3.3双向移位寄存器

6.3.4串入/串出移位寄存器

6.3.5串入/并出移位寄存器

6.3.6并入/串出移位寄存器

6.4计数器

6.4.1同步计数器

6.4.2异步计数器

6.4.3减法计数器

6.4.4可逆计数器

6.4.5可变模计数器

6.5分频器

6.5.1偶数分频器

6.5.2奇数分频器

6.5.3半整数分频器

6.6顺序脉冲发生器

6.7序列信号发生器

思考与练习

第7章数字系统设计范例

7.1存储器

7.1.1只读存储器（ROM）

7.1.2随机存储器（RAM）

7.1.3堆栈

7.1.4FIFO存储器

7.2编码器和译码器

7.2.1奇偶校验位产生器

7.2.2格雷编码器设计

7.2.3曼彻斯特编译码器设计

7.3控制类

7.3.1电子手表IC设计

7.3.2交通控制器

7.3.3电梯控制器

7.4其他实例

7.4.14*4矩阵键盘扫描电路设计

7.4.28位数码扫描显示电路设计

7.4.3乒乓球游戏机

7.4.4跑马灯设计

7.4.5数字频率计

思考与练习

第8章可参数化宏模块及IP核的使用

8.1ROM、RAM、FIFO的使用

8.1.1ROM的使用

8.1.2RAM的使用

8.1.3FIFO的使用

8.2乘法器、锁相环的使用

8.2.1乘法器的使用

8.2.2锁相环的使用

8.3正弦信号发生器

8.4NOC IP核的使用

思考与练习

第9章SOPC综合实践

9.1GPS系统概述

9.2GPS导航应用实例

9.2.1硬件电路设计

9.2.2NIOS Ⅱ处理器的构建

9.2.3应用程序设计

9.2.4系统总体测试

9.3实例总结

思考与练习

第10章基于FPGA的信号捕获实现

10.1GPS卫星信号的捕获原理

10.2GPS卫星信号的并行捕获

10.3并行捕获的FPGA实现

10.3.1模块的划分

10.3.2载波NCO产生模块

10.3.3本地C/A码产生装置

10.3.4复数乘法器模块

10.3.5FFT发生装置

10.3.6实验分析

10.4实例总结

思考与练习

参考文献

作者简介

本书系统介绍了基于Quartus Ⅱ的FPGA/CPLD数字系统设计与应用，内容包括FPGA/CPLD、Quartus Ⅱ及Verilog HDL的相关知识，门电路、组合逻辑电路、时序逻辑电路的设计，常用的数字系统设计实例，可参数化宏模块及IP核的使用，以及基于Quartus Ⅱ的FPGA/CPLD系统设计实例。本书中的范例具有很强的实用性，并且均通过了软、硬件调试与仿真验证。

 基于Quartus Ⅱ的FPGA/CPLD数字系统设计与应用下载